▲ 재료연 등 연구진이 이황화주석 2차원 반도체를 이용해 트랜지스터를 제작하고, 4인치 웨이퍼 10장에서 만든 200개 소자의 전기적 특성과 성능 균일성을 검증했다.

국내 연구진이 기존 실리콘 반도체 위에 새로운 소재를 쌓는 3차원 적층 반도체 구현을 위한 저온 제조 기술을 확보했다. 2차원 반도체의 대량 생산과 기존 반도체 공정과의 연계 가능성을 높여 차세대 고집적 반도체 기술 발전에 기여할 것으로 기대된다.

한국재료연구원(KIMS, 원장 최철진)은 지능형반도체재료연구센터 김용훈·김지우 박사 연구팀이 부산대학교 이승기 교수 연구팀과 공동으로 350℃의 낮은 온도에서, 차세대 2차원 반도체를 웨이퍼 10장에 동시 제조가 가능한 기술을 개발했다고 4일 밝혔다.

최근 인공지능(AI)과 고성능 컴퓨팅 기술이 발전하면서 더 작고 성능이 뛰어난 반도체 수요가 증가하고 있다. 이에 원자 몇 개 층 수준의 얇은 두께로 초소형 전자부품 제작에 유리한 2차원 반도체가 차세대 소재로 주목받고 있다.

그러나 기존 일부 2차원 반도체 제조기술은 600℃ 이상의 고온 공정이 필요해 이미 제작된 반도체 소자를 손상시킬 수 있다. 제조한 소재를 별도의 기판으로 옮기는 전사 과정도 필요해 공정이 복잡하고 소재 손상이나 오염 위험이 발생하는 등 실제 반도체 생산라인 적용에 한계가 있었다.

연구팀은 이러한 문제를 해결하기 위해 웨이퍼 표면에 산화주석(SnOx)을 얇게 입힌 뒤 350℃에서 황화수소(H₂S) 가스와 반응시켜 약 3나노미터(nm) 두께의 2차원 반도체 이황화주석(SnS₂)으로 전환하는 공정을 개발했다.

특히 지름 약 10㎝인 4인치 웨이퍼 10장을 한 번에 처리하는 배치(Batch)형 공정을 구현했다. 개별 웨이퍼를 순차적으로 제조하는 방식에서 벗어나 여러 장을 동시에 처리할 수 있어 제조 효율을 높일 수 있으며, 형성된 반도체를 다른 기판으로 옮기지 않고 웨이퍼 위에서 트랜지스터까지 직접 제작할 수 있다. 이를 통해 별도의 전사 공정을 줄이고 소재 손상과 오염 위험도 낮출 수 있다.

제조 균일성과 소자 성능도 검증했다. 연구팀은 웨이퍼 한 장당 400여 곳에서 반도체 소재의 특성을 측정해 균일하게 형성됐는지 확인했다. 이어 트랜지스터 200개를 제작해 성능을 평가한 결과, 전류가 흐를 때와 차단됐을 때의 전류량이 평균 약 30만 배 차이를 보였다. 여러 웨이퍼에서 소재의 균일성과 트랜지스터 성능의 일관성을 확인함으로써 대량생산 공정으로 확장할 가능성을 제시했다.

이번 기술은 기존 실리콘 반도체 위에 새로운 반도체 소재를 쌓는 차세대 3차원 적층 반도체 제조에도 활용될 수 있다. 반도체를 수직으로 여러 층 쌓으면 제한된 면적에 더 많은 전자부품을 집적할 수 있지만, 기존 고온 공정은 아래쪽에 형성된 반도체 소자에 열 손상을 줄 수 있다. 이번 기술은 350℃의 비교적 낮은 온도에서 2차원 반도체를 형성해 이러한 문제를 줄일 수 있다는 점에서 의미가 있다.

또한 기존 반도체 제조에 널리 활용되는 박막 증착 및 미세가공 기술을 기반으로 해 실제 생산공정과의 연계 가능성도 높였다. 연구팀은 향후 기존 실리콘 반도체 위에 2차원 반도체를 직접 쌓는 기술을 검증하고, 이를 차세대 3차원 적층 반도체 제조 기술로 발전시킬 계획이다.

공동 제1저자인 한국재료연구원 강성모·정석진 연구원은 “2차원 반도체를 낮은 온도에서 여러 장 동시에 만들고, 이를 이용해 실제 전자부품까지 제작할 수 있는 기술을 확보했다는 데 의미가 있다”며 “앞으로 기존 반도체 소자와 수직으로 쌓는 집적 기술로 확장해 차세대 고집적 반도체 제조 기술의 산업적 활용 가능성을 높이겠다”고 말했다.

한편, 이번 연구는 과학기술정보통신부의 지원을 받아 국가과학기술연구회(NST) 연구사업과 한국재료연구원 기본사업, 한국연구재단 지원사업, 경상국립대학교 글로컬대학30 사업으로 수행됐다. 연구 결과는 영국왕립화학회(RSC)가 발행하는 국제학술지 ‘나노스케일(Nanoscale)’에 2026년 7월 1일 게재됐으며, 학술지 뒷표지 논문으로 선정됐다.