▲ 저온 금속-촉매 기반 그래핀 형성 과정(左)과 대면적 그래핀/탄화규소 기판(右)실

국내 연구진이 기존 1500℃ 이상 필요했던 그래핀 제조 공정을 500℃ 이하 초저온·초고속으로 구현했다. 기판 손상 없이 고품질 박막을 얻을 수 있어 전력반도체, LED 등 미래 산업 핵심 부품 생산비와 시간을 크게 줄일 것으로 기대된다.

한국연구재단은 연세대 금현성 교수, 경북대 이태훈·박홍식 교수, 세종대 김성규 교수 연구팀이 실리콘카바이드(SiC) 기판 위에 고품질 그래핀을 초저온·초고속으로 성장시키는 기술을 개발하고, 이를 기반으로 질화갈륨(GaN)과 질화알루미늄(AlN) 반도체 박막 제조에 성공했다고 28일 밝혔다.

최근 전력반도체, 고주파 소자, 마이크로 LED 분야에서 고성능 질화물(GaN·AlN) 반도체 수요가 빠르게 증가하고 있다.

질화물 반도체를 기판에서 쉽게 떼어낼 수 있는 최적의 기판을 만들기 위해서는 SiC 기판을 1500℃ 이상의 고온에서 그래핀화하는 공정이 필요하다.

이런 초고온 공정은 SiC 기판 표면을 거칠게 만들고 그래핀 두께도 불균일해지며, 고가의 SiC 기판을 재사용하기 어려워 산업 확장을 위한 제조공정의 변화가 필요했다.

이에 연구팀은 니켈(Ni) 금속 촉매를 활용, 저온에서도 탄소가 안정적으로 그래핀 구조로 재배열되도록 조건을 조정했다.

이를 통해 320℃에서는 단층~2층 그래핀, 500℃에서는 다층 그래핀이 단 몇 초 만에 형성됐다. 기판 표면 손상 없이 단결정에 가까운 고품질 박막을 얻음으로써 기존 고온 공정보다 결정성이 뛰어난 반도체 층을 확보했다.

특히 이번 기술은 2D 기반 에피택시(epitaxy) 방식 적용이 가능해, SiC 기판을 깨끗하게 재사용하면서 이종 소재와 집적할 수 있다. 연구팀은 저온 공정으로 제작한 반도체 박막을 마치 스티커처럼 기판에서 떼어내는 데에도 성공했다.

연구를 주도한 금현성 교수는 “저온 기반 그래핀 제조 기술은 기판 재사용과 생산비 절감 문제를 동시에 해결했다”며, “향후 2D 재료 합성 및 이종 에피택시 연구의 중요한 이론적 근거가 될 것”이라고 평가했다.

한편, 이번 연구는 과학기술정보통신부와 한국연구재단 기초연구실 사업 지원으로 수행됐으며, 국제학술지 ‘사이언스 어드밴시스(Science Advances)’에 11월 21일 온라인 게재됐다.