▲ 실리콘 상 III-V족 화합물 반도체 층 제조 공정 모식도 .

국내 연구진이 전자 이동도가 높아 실리콘보다 빠르고 소비전력도 적은 III-V족 화합물 반도체를 더욱 저렴하게 만들 수 있는 공정 개발에 성공했다.

한국과학기술연구원(KIST, 원장 이병권)는 12일 차세대반도체연구소 김상현, 김형준 박사팀과 국민대학교 김동명 교수연구팀이 공동으로 기존의 실리콘 위에 III-V족 화합물 반도체를 3차원으로 적층하는 기술을 개발해 기존 반도체보다 훨씬 빠르고, 전력 소비가 현저히 적어 발열문제를 해결한 고성능 반도체 소자를 개발했다고 밝혔다.

최근 기기의 소형화에 따라 실리콘반도체의 크기도 지속적으로 감소해오고 있다. 하지만 소자의 집적도가 높아지면서 소자 간 간섭현상과 발열문제가 해결할 과제로 남아있었다.

KIST 김상현 박사팀은 기존 소자의 발열문제를 해결하기 위해서 전력소비를 낮추는 것에 집중했다.

차세대 반도체로 각광받고 있는 III-V족 화합물 반도체는 기존의 실리콘 반도체보다 높은 전자 이동도를 보이며, 소비전력도 적어 고성능 핵심소재로 인식되고 있다. 하지만 제조공정이 비싼 단점이 있어 군사, 통신 등 특수분야에 한정적으로 이용되고 있는 실정이었다.

이에 연구진은 실리콘 기판 위 전자가 이동하는 반도체 채널 부분에 III-V족 화합물 반도체인 인듐갈륨비소(InGaAs)를 얇고 균일하게 형성해 효과적이고 저비용의 III-V족 화합물 반도체 소자를 제작할 수 있는 공정을 개발했다.

접착제를 쓰지 않고 서로 다른 기판을 접하는 웨이퍼본딩 공정을 통해 필요한 부분에만 인듐갈륨비소(InGaAs)를 실리콘 위에 접착해 사용하고 가운데 희생층을 두고 목적 재료를 성장시킨후 재료를 박리하는 ELO(Epitaxial Lift Off)공정을 통해 떼어낸 III-V족 화합물 모재 기판(InP)을 재사용함으로서 획기적으로 원가를 절감할 수 있게 되었다.

또한 시간적 측면에서도 기존의 ELO공정 시 발생하는 수소 거품과 소수성 표면 문제를 웨이퍼 접착시 소자의 패터닝과 모재 기판(InP)의 친수성 표면을 이용해 해결함으로써 공정시간을 기존대비 수십 배 이상 단축시키는데 성공했다.

이 기술은 재료 및 공정 원가가 상용화의 걸림돌이었던 III-V족 화합물 반도체의 제조 공정을 쉬운 공정방법으로 변경함으로써 원가 절감 및 공정 고속화를 가능하게 하였을 뿐만 아니라 세계 최고 수준의 전자 이동도 특성까지 보여주었다.

김상현 박사는 “본 연구를 통하여 단순히 실리콘상에서 III-V족 화합물 반도체를 형성하는 데에 그치는 것이 아니라 3차원으로 여러 층을 적층하여 집적도가 향상된 다기능 소자를 실현하는 것이 기대된다”고 밝혔다.

한편, 본 연구는 한국과학기술연구원 플래그쉽 연구사업, 산업통상자원부 미래반도체소자 원천기술개발사업, 미래창조과학부 중견연구자 지원사업으로 수행되었으며, 연구결과는 국제학회인 ‘IEEE International Electron Devices Meeting (IEDM)’에서 12월 7일에 발표되었다.